11.【P82】若某存储器存储周期为 250ns, 每次读出 16 位, 该存储器的数据传输率是 (　)

A. 4×10^6B/s　　B. 16MB/s　　C. 8×10^6B/s　　D. 8×2^{20}B/s

3.2 主存储器

1.【P92】某一 SRAM 芯片, 其容量为 1024×8 位, 该芯片的地址引脚和数据引脚总数至少是 (　)

A. 8　　B. 10　　C. 18　　D. 13

2.【P92】某存储器容量为 32K×16 位, 则 (　)

A. 地址线为 16 根, 数据线为 32 根　　B. 地址线为 32 根, 数据线为 16 根

C. 地址线为 15 根, 数据线为 16 根　　D. 地址线为 15 根, 数据线为 32 根

3.【P92】DRAM 的刷新是以 (　) 为单位的。

A. 存储单元　　B. 行　　C. 列　　D. 存储字

4.【P92】下面是有关 DRAM 和 SRAM 存储器芯片的叙述:

I.　DRAM 芯片的集成度比 SRAM 芯片的高

II.　DRAM 芯片的成本比 SRAM 芯片的高

III. DRAM 芯片的速度比 SRAM 芯片的快

IV. DRAM 芯片工作时需要刷新, SRAM 芯片工作时不需要刷新

通常情况下, 错误的是 (　) 【微信公众号: 研七七】

A. I 和 II　　B. II 和 III　　C. III 和 IV　　D. I 和 IV

5.【P92】下列关于随机存储器的说法中, 正确的是 (　)

A. 半导体 RAM 中的信息可读可写, 且断电后仍能保持记忆

B. DRAM 是易失性 RAM, 而 SRAM 中的存储信息是不易失的

C. 半导体 RAM 是易失性 RAM, 但只要电源不断电, 所存信息是不丢失的

D. 半导体 RAM 是非易失性 RAM

6.【P92】下列关于存储器的说法中, 不正确的是 (　)

A. 随机存储器和只读存储器不可以统一编址

B. 在访问随机存储器时, 访问时间与存储单元的物理位置无关

C. 随机存储器 (RAM) 芯片可随机存取信息, 掉电后信息会丢失

D. 只读存储器 (ROM) 芯片可随机存取信息, 掉电后信息不会丢失

7.【P92】关于半导体存储器的组织, 下列选项中错误的是 (　)

A. 在同一个存储器中, 每个存储单元的宽度可以不同

B. 所谓“编址”, 是指给每个存储单元一个编号

C. 存储器的核心部分是存储阵列, 由若干存储单元构成

D. 每个存储单元由若干存储元件构成, 每个存储元件存储一个比特位

8.【P92】关于 SRAM 和 DRAM, 下列叙述中正确的是 (　)

A. 通常 SRAM 依靠电容暂存电荷来存储信息, 电容上有电荷为 1, 无电荷为 0

B. DRAM 依靠双稳态电路的两个稳定状态来分别存储 0 和 1

C. SRAM 速度较慢, 但集成度稍高; DRAM 速度稍快, 但集成度低

D. SRAM 速度较快, 但集成度稍低; DRAM 速度稍慢, 但集成度高

9.【P92】某一 DRAM 芯片, 采用地址复用技术, 容量为 1024×8 位, 该芯片的地址引脚和数据引脚总数至少是 (　) 【微信公众号: 研七七】

A. 18　　B. 13　　C. 8　　D. 17

10.【P92】下列几种存储器中, (　) 是易失性存储器。

A. Cache　　B. EPROM　　C. Flash 存储器　　D. CD-ROM

11.【P92】U 盘属于 (　) 类型的存储器。

A. 高速缓存　　B. 主存　　C. 只读存储器　　D. 随机存取存储器

12.【P92】下面有关 ROM 和 RAM 的叙述中，错误的是 (　)

A. RAM 是可读可写存储器，ROM 是只读存储器

B. ROM 和 RAM 都采用随机访问方式进行读/写

C. 系统的主存由 RAM 和 ROM 组成

D. 系统的主存都用 DRAM 芯片实现

13.【P93】下列说法正确的是 (　)

A. EPROM 是可改写的, 因此可以作为随机存储器

B. EPROM 是可改写的, 但不能作为随机存储器

C. EPROM 是不可改写的, 因此不能作为随机存储器

D. EPROM 只能改写一次, 因此不能作为随机存储器

14.【P93】下列 (　) 是动态半导体存储器的特点。

I.　在工作中存储器内容会产生变化

II.　每隔一定时间, 需要根据原存内容重新写入一遍

III. 一次完整的刷新过程需要占用两个存储周期

IV. 一次完整的刷新过程只需要占用一个存储周期

A. I、III　　B. II、III　　C. II、IV　　D. 只有 III

15.【P93】下列关于存储器层次结构的说法中, 错误的是 (　)

A. Flash 存储器读/写速度差异显著, 读速接近 RAM, 写速接近 ROM

B. 存储器层次结构基于程序局部性原理, 通常采用缓冲技术缓解层级间速率差异

C. Cache 位于 CPU 与主存之间, 容量通常大于主存, 旨在提升平均访问速率

D. 辅存 (如机械硬盘) 容量大、成本低但速度慢, 仅作为主存的补充与备份

16.【P93】下列关于 Flash 存储器特性与应用的说法中，正确的是 (　)

A. 读写速度一致，均接近 DRAM 的访问速率

B. 属于易失性存储器，断电后数据丢失

C. 写操作前需先擦除目标块，故写速慢于读速

D. 仅能用作辅助存储器 (如 U 盘)

17.【P93】DRAM 具有破坏性读出的特性, 需要定时刷新, 下列说法中不正确的是 (　)

A. 刷新是以行为单位的

B. 刷新是为了给 DRAM 存储单元中的存储电容重新充电

C. 刷新是通过对存储单元进行“读但不输出数据”, 即“假读”的操作来实现的

D. DRAM 内部设有专门的刷新电路, 不会影响到 CPU 的正常访存

18.【P93】下列关于 DRAM 和 SDRAM 的说法中, 不正确的是 (　)

A. 传统 DRAM 芯片与 CPU 采用异步方式交换数据

B. SDRAM 芯片与 CPU 采用同步方式交换数据

C. DRAM 需要定期刷新, 而 SDRAM 不需要定期刷新

D. SDRAM 的行缓冲器通常用 SRAM 实现

19.【P93】每推出新一代 DRAM 芯片, 地址引脚至少增加 1 根, 则容量至少提高到原来的 (　) 倍。

A. 2　　B. 4　　C. 8　　D. 16

20.【P93】若一个内存条中有 16 个 DRAM 芯片, 每个芯片中有 4 个位平面, 每个位平面的存储阵列为 4096 行 × 4096 列, 则内存条的总容量为 (　) MB。

A. 64　　B. 128　　C. 256　　D. 512

21.【P93】某 DRAM 芯片容量为 4M×4 位，下列说法中错误的是

A. 芯片有 11 个地址引脚

B. 芯片内部的行地址生成器 (刷新计数器) 为 11 位

C. 芯片内部的行缓冲器容量为 2Kb

D. 芯片有 4 个数据引脚

22.【P93】已知单个存储体的存储周期为 110ns, 总线传输周期为 10ns, 采用低位交叉编址的多模块存储器时, 存储体数应 (　)

A. 小于 11　　B. 等于 11　　C. 大于 11　　D. 大于或等于 11

23.【P93】一个四体并行低位交叉存储器, 每个模块的容量是 64K×32 位, 存取周期为 200ns, 总线周期为 50ns, 在下述说法中, (　) 是正确的。

A. 在 200ns 内, 存储器能向 CPU 提供 256 位二进制信息

B. 在 200ns 内, 存储器能向 CPU 提供 128 位二进制信息

C. 在 50ns 内, 每个模块能向 CPU 提供 32 位二进制信息

D. 以上都不对

24.【P94】某机器采用四体低位交叉存储器, 现分别执行下述操作: ① 读取 6 个连续地址单元中存放的存储字, 重复 80 次; ② 读取 8 个连续地址单元中存放的存储字, 重复 60 次。则①、②所花费的时间之比为 (　)

A. 1:1　　B. 2:1　　C. 4:3　　D. 3:4

25.【P94】假定用若干 16K×8 位的存储芯片组成一个 64K×8 位的存储器, 芯片各单元采用交叉编址方式, 则地址 BFFFH 所在的芯片的最小地址为 (　)

A. 0000H　　B. 0001H　　C. 0002H　　D. 0003H

26.【P94】下列关于单体多字存储器的说法中, 不正确的是 (　)

A. 单体多字存储器主要解决主存容量太小的问题

B. 单体多字存储器中, 每个存储单元存储多个字

C. 指令与数据的连续存放有利于单体多字存储器提高主存的读/写速度

D. 过多的跳转指令会严重影响单体多字存储器的工作效率

27.【P94】多模块存储器之所以能提高存储器的访问速度, 是因为 (　)

A. 采用了高速元器件　　B. 各模块有独立的读

C. 采用了信息预读技术　　D. 模块内各单元地址连续

28.【P95】某存储器总线的宽度是 64 位, 若用 8 个 16M×8 位的 DRAM 芯片扩展构成 16M×64 位的内存条, 按字节编址, 支持突发传送方式, 某 double 型的变量 x 的主存地址为 2026 0000H, 某 int 型的变量 y 的主存地址为 2026 1006H, 则下列叙述中错误的是 (　)

A. 该内存条可不采用多模块交叉编址　　B. DRAM 芯片的行缓冲采用的是 SRAM

C. 读取变量 x 只需要一个存取周期　　D. 读取变量 y 需要两个存取周期